Chiplet时代芯启源的探索之路

全球首届Chiplet峰会(Chiplet Summit)于1月24日至26日在美国硅谷召开。英特尔代工服务事业部(Intel Foundry Services)、开放计算项目(Open Compute Project)、应用材料公司(Applied Materials)等国际知名企业、项目及联盟的创始人和工程师出席本次峰会。芯启源受邀参加此次峰会,进行了精彩的主旨演讲及专家研讨会,和与会专家共同展望Chiplet时代的半导体产业趋势及挑战。

Chiplet仿真面临的挑战和芯启源的技术应对(一)

Chiplet仿真面临的挑战

Chiplet使系统扩展超越了摩尔定律的限制。然而,进一步的缩放给硅前验证带来了巨大的挑战。24日,芯启源EDA研发副总裁Mike Shei,工程及新产品副总裁Mike Li作了主题为 “Incubating Chiplet – Challenges and Solution of New Emulators”的主旨演讲,并将讨论主题带入次日的”Next Great Breakthrough in Chiplets”专家研讨会。

Chiplet时代芯启源的探索之路

挑战1:性能和功能

■传统仿真器因集中式 routing and clocking,随着设计规模增加,性能呈指数级下降,Chiplet技术在增加系统复杂性的同时加剧了这一挑战;

■客户实时操作系统、人工智能、视频解码仿真中,为提高性能,不得不放弃仿真器提供的调试功能。

挑战2:超大设计规模

■小chiplet组成了大芯片系统,总设计规模高达500亿个晶体管,对仿真加速器的可扩展规模及FPGA 利用率提出了更高要求;

■速度为10s, 100s of Tbps的多种chiplet 接口。

挑战3:工程效率

■合理的编译时间和运行时间,与软件IDE处于同一数量级;

■全局可见性和可控性,内置专用逻辑分析仪,触发器,断言,以精确定位波形,用于跨团队调试;

挑战4:多个Chiplet Vendor的生态系统

■虚拟集成来自多个供应商的异构chiplet设计,并在一个开放和安全的平台上验证它们。

■每个chiplet设计都需要有便携性,且可定义需探测的信号。

芯启源Chiplet集成平台-MimicPro系列解决方案

应对 1 :MimicPro分布式routing and clocking设计

■MimicPro的分布式路由和多用户时钟在跨FPGA设计中可以保持较高运行频率;

■Chiplet级别的预编译提高了编译效率及运行频率。

应对 2 :MimicPro高度可扩展架构

■分布式routing,无系统瓶颈,性能更高;

■光纤端口可实现M32 系统之间的跨机柜高速互联;

■控制逻辑不消耗FPGA 资源,大规模设计中实际FPGA利用率70%+。

应对 3 :MimicPro丰富的调试功能

■提供真正的HW Trigger-精确定位问题的数量级较小的波形,波形文件Size MB vs GB;每张Solo卡搭配16GB DDR,丰富的调试/探针功能带来高的工程效率;

■多周期序列捕获-能够捕捉精确的快照,以评估事件的动态流;

■从序列验证到断言加速-完全加速的DV环境。

Chiplet时代芯启源的探索之路

应对 4 :MimicPro提供中立安全的验证平台

Chiplet时代芯启源的探索之路

■RTDB包括bit stream & signaling, 硬件配置, 探针等信息;

■RunTime 信息可以修改,重新映射,删除/过滤,以确保定义的调试范围;

■信号披露程度完全由chiplet供应商定义。

Chiplet时代芯启源的探索之路

Chiplet时代芯启源的探索之路

芯启源新一代仿真加速器通过领先业内的性能、高度可扩展性来推动创新,以实现软件/硬件协同设计,并提高跨团队验证效率;在现场,芯启源展示了MimicPro作为便携式和安全的Chiplet集成平台如何促进Chiplet生态系统合作。

芯启源在Chiplet仿真方面的性能、可扩展性、工程效率、生态系统开放性和安全性方面的愿景在观众中引起了强烈的共鸣。

目前,芯启源MimicPro团队已申请过国内发明18件,授权13件;申请PCT发明5件;软件著作权6件。

 

Chiplet仿真面临的挑战和芯启源的技术应对(二)

26日,芯启源芯片执行副总裁Jim Finnegan在峰会上进行了主旨演讲,内容涵盖:

■推动Chiplet技术产生的背景;

■对于DPU芯片这种本身设计复杂、软硬件需要协同设计验证的芯片,采用Chiplet技术会带来哪些实际挑战和障碍;

■Chiplet技术在芯启源DPU芯片中的实际应用;

■芯启源是如何通过采用MimicPro原型设计和仿真平台来解决Chiplet仿真面临的挑战。

推动Chiplet技术产生的背景

英特尔联合创始人Gordon Moore于1965年在《把更多组件放在集成电路上》(Cramming more components onto integrated circuits)中正式提出著名的摩尔定律的同时,还提出了Chiplet最初的概念模型,他指出“用较小的功能构建大型系统更为经济,这些功能是单独封装和相互连接的”。

随着Dennard缩放定律和Moore定律接近终结,依靠单颗die满足日益增长的功能和性能需求越来越不可行,这不仅仅体现在晶体管密度、功耗等等技术限制,从成本角度也越来越不可行,具体表现在:

1.单个晶体管成本在3D finfet时代不再呈现下降趋势

Chiplet时代芯启源的探索之路

Source“Measuring Moore’s Law”, Kenneth Flamm, 17.Nov

2.随着单颗芯片集成功能越来越多,芯片面积越来越大,良率(yield)也会降低,导致单个晶体管成本上升

 

Chiplet时代芯启源的探索之路

Chiplet时代芯启源的探索之路

3.先进工艺的流片成本越来越高

Chiplet时代芯启源的探索之路

延续摩尔定律经济效益:高速互联&异构集成

AMD较早地采用了Chiplet架构,并发现其优秀的性价比优势:

Chiplet时代芯启源的探索之路

2021/6 “AMD on Why Chiplets and Why now?”

Chiplet技术将原本一块复杂的SoC芯片分解为小的芯粒,其模块化设计的概念,将有利于架构设计的重新划分和创新,实现芯片的不同功能区解耦,有利于一些芯粒的复用,形成系列化产品,可实现低设计成本、低制造成本、高良率,并且缩短产品商用上市时间和后续产品的迭代周期。

与传统SoC相比,Chiplet将不同的小芯粒通过先进封装形成系统芯片,目前业内众多企业正在引入Chiplet技术。Chiplet技术的出现是产业链提高生产效率的必然选择,也是未来几年复杂soc的主要芯片设计形式。

芯启源DPU芯片采用先进的Chiplet技术

在芯启源最新的第四代智能网卡架构中,通过应用Chiplet技术,极大的提升了自有智能网卡的性能;同时通过支持与第三方芯片的Die-To-Die互联,还可以集成更多的特定专业领域的芯片。

在性能和功能丰富度有飞跃式提升外,其下一代智能网卡芯片NFP7000为芯启源的客户提供了更多业务场景的支持能力。通过Chiplet技术选择不同数量和类型的芯粒组合能够实现入门级、中端、高端三类SoC系列芯片:

■入门级:1个I/O芯粒加一个processor芯粒;在PCIe侧,支持16对serdes、4个PCle控制器;网络侧支持4对serdes,支持4×25/100G,2x200G,1x400G网络;能够支持2个LPDDR接口。

■中端:通过各2个I/O芯粒和processor芯粒互联,实现性能的成倍叠加。

■高端:高端级SoC封装多达4个I/O芯粒和4个processor芯粒;PCle支持64个serdes,16个控制器;网络侧最多32个serdes;能够支持8个LPDDR4x/5接口。

Chiplet时代芯启源的探索之路

多个小芯片(Chiplets)的扩展互联

通过DPU芯片的Chiplet技术能够完全覆盖25G到400G的各类接口需求,提供高性能网络和host接口,能以线速或网络中的可用速度解析、处理数据,不再需要为不同的细分市场做不同的mask设计,实现高灵活度、高性能、低成本的硅片重用,更好的适应应用场景的需求。

Chiplet芯片设计新生态

芯启源具有完全自主知识产权的DPU芯片,其内部结构主要包括硬件协处理器、流处理器、PCIe主机接口模块以及内外部高速缓存和内存接口组成。下一代NFP7000芯片则基于Chiplet技术,采用die-to-die互联统一标准UCIe,不仅支持芯启源芯粒的die-to-die互联封装,还能够实现异厂家多芯片异构集成。

对于Chiplet当前的发展情况,芯启源研发副总裁陈盈安在之前的会议中也回顾了在Marvell期间参与“MoChi”互连架构开发的经历,各家厂商在die-to-die互连技术上,正逐步从私有标准、私有协议走向开放标准和协议,正如如UCIe联盟的诞生。

随着行业开放标准建立,越来越多厂商可以参与到生态中来,未来的系统厂商概念将会是不同芯粒的集成。芯启源智能网卡架构采用灵活可编程架构以及Chiplet技术,具备高度的可扩展性,能够适用于多种产品形态及解决方案,结合所打造的DPU生态,提供了开放,可编程的应用生态。

Chiplet技术虽然有着上述优点,但同时在EDA工具链上面临着很多技术难题。比如在增加系统复杂性的同时加剧了对于仿真器功能和性能的挑战,对仿真加速器的可扩展规模及FPGA 利用率提出了更高要求等。

芯启源在Chiplet仿真方面的性能、可扩展性、工程效率、生态系统开放性和安全性思考和实践,如何通过采用其MimicPro原型设计和仿真平台解决。(见上篇:Chiplet仿真面临的挑战和芯启源的技术应对)

展望Chiplet对半导体产业链的影响,芯启源研发副总裁陈盈安此前畅想过Chiplet产业未来的商业模式:如RISC-V架构CPU可作为die单独提供,芯启源也可以将之集成到其DPU产品中,应用于某一商业场景。芯启源从创始之初就一直保持着一个开放的开源社区生态,希望能够与全行业共同推动Chiplet产业进步。

本文来自作者个人供稿,不代表本网立场。如有疑问,请联系695036288@qq.com。

(1)
IC创客的头像IC创客管理员
上一篇 2023-03-20
下一篇 2023-03-20

相关推荐

  • 南通伟腾半导体专用材料项目正式开工,预计年产出晶圆级划片刀120万片

    据南通伟腾半导体科技有限公司官微消息,9月16日,南通伟腾半导体专用材料项目举行开工仪式。 据悉,本次开工的半导体专用材料项目,计划总投资2.4亿元,新建厂房及附属用房3.4万平方米。项目预计2026年全面达产,年产出晶圆级划片刀120万片,实现约2.5亿元的销售额。 资料显示,南通伟腾自2021年落户如皋以来,专注于为各类IC晶圆、光学器件、各类传感器等精…

    2023-09-18
    00
  • 中芯国际:集成电路晶圆代工的发展情况和未来发展趋势

    集成电路晶圆代工企业的生产过程在高度精密的设备下进行,以确保集成电路器件达到产品所需性能和良率。近年来,晶圆代工行业的头部优势愈加显现,凭借高资金投入和高技术壁垒提升市场份额。晶圆代工企业以平台的多样性、差异化和技术的领先性作为吸引客户的核心优势。随着行业的技术发展趋势愈加多元化,企业在纵向追求更小的晶体管结构的同时,持续利用已开发的工艺节点的产线成本和性能…

  • 中芯国际一季度营收102.09亿元,同比下降13.9%

    5月11日晚间,中芯国际发布了一季度业绩公告,该季营收102.09亿元,同比下降13.9%;净利润15.91亿元,同比下降44%;扣非净利润8.76亿元,同比下降66.3%;此外,公司经营现金流为53.00亿元,同比下降49.1%。中芯国际表示,按照国际财务报告准则,一季度公司销售收入略好于指引,毛利率处于指引的上部。而业绩下滑主要是由于晶圆销售量减少及产能…

    2023-05-12
    00
  • 日本半导体制造设备出口管制正式生效,涉及23个品类

    7月23日,日本限制半导体制造设备出口的新规正式生效。 此前,在经过一个多月的意见征询后,5月23日,日本经产省公布《外汇法》修正案,将先进芯片制造所需的23个品类的半导体设备列入出口管制对象。 在7月13日举行的商务部例行新闻发布会上,新闻发言人束珏婷表示,希望日方从维护自身利益和中日经贸合作大局出发,信守自由贸易和市场经济承诺,遵守国际经贸规则,避免对两…

    2023-07-24
    00
  • 宏丰半导体10亿元高端引线框架建设项目落户浙江海盐经开区

    日前,由浙江宏丰半导体新材料有限公司投资的高端引线框架建设项目正式签约落户海盐经济开发区(西塘桥街道)。据悉,该项目总投资10亿元,分两期建设,满产后产值可达15亿元,拟引进全自动卷对卷蚀刻线、卷对卷电镀线生产引线框架。半导体引线框架作为集成电路的芯片载体,是电子信息产业中重要的基础材料,项目建成后将对海盐5G电子信息产业链发展有一定带动作用,有利于延伸海盐…

    2023-08-02
    00

发表回复

登录后才能评论